4、CPU組成

CPU主要由運算器、控制器、寄存器組和內部總線等部件組成。

（1）運算器

算術邏輯單元ALU：執(zhí)行算術運算和邏輯運算。

累加寄存器AC：暫存數據，為ALU提供工作區(qū)。

數據緩沖寄存器DR

狀態(tài)條件寄存器PSW歸屬有爭議

（2）控制器

程序計數器PC：存儲下一條要執(zhí)行指令的地址。

指令寄存器IR：存儲即將執(zhí)行的指令。

指令譯碼器ID。

時序部件。

5、CISC與RISC

CISC（復雜指令集）的特點：指令數量多，指令頻率差別大，可變長格式，多種尋址方式，使用微碼（微程序）實現，研制周期長。

RISC（精簡指令集）的特點：指令數量少，頻率接近，定長格式，單周期，多寄存器尋址，多通用寄存器，硬布線邏輯控制，適用于流水線。有效支持高級程序語言，優(yōu)化編譯。

6、流水線技術

流水線建立時間：第1條指令執(zhí)行時間。

流水線周期：指令分段后，最長段時間。

流水線執(zhí)行時間（默認使用理論公式，無答案時考慮實踐公式）。

理論公式：流水線建立時間+（指令條數－1）*流水線周期。

實踐公式：指令段數*流水線周期+（指令條數－1）*流水線周期。

吞吐率=指令條數/流水線執(zhí)行時間。

最大吞吐率=流水線周期的倒數。

7、局部性原理

時間局部性：指程序中的某條指令一旦執(zhí)行，不久以后該指令可能再次執(zhí)行，典型原因是由于程序中存在著大量的循環(huán)操作。

空間局部性：指一旦程序訪問了某個存儲單元，不久以后，其附近的存儲單元也將被訪問，即程序在一段時間內所訪問的地址可能集中在一定的范圍內，其典型情況是程序順序執(zhí)行。